Advanced Test Solutions for Dynamic Faults in SRAM Memories: Advanced Test Methods for SRAMs.jpg

Contents
1 Basics on SRAM Testing . . . . . . . . . . . . . . . . . . . . . . . . 1
1.1 Overview of Semiconductor Memories . . . . . . . . . . . . . . 1
1.2 TypicalStructure of anSRAM . . . . . . . . . . . . . . . . . . 3
1.3 TheContext ofSRAMTesting . . . . . . . . . . . . . . . . . . 5
1.3.1 Memory Model . . . . . . . . . . . . . . . . . . . . . . 6
1.3.2 Fault Model Representation . . . . . . . . . . . . . . . . 7
1.3.3 Fault Model Classification . . . . . . . . . . . . . . . . . 8
1.3.4 TestSolutions andAlgorithms . . . . . . . . . . . . . . . 12
1.4 Test Generation . . . . . . . . . . . . . . . . . . . . . . . . . . 15
1.5 TestValidation . . . . . . . . . . . . . . . . . . . . . . . . . . . 17
1.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 19
2 Resistive-Open Defects in Core-Cells . . . . . . . . . . . . . . . . . 21
2.1 TheSRAMCore-Cell . . . . . . . . . . . . . . . . . . . . . . . 21
2.1.1 Reading in the Core-Cell . . . . . . . . . . . . . . . . . 21
2.1.2 Writing in the Core-Cell . . . . . . . . . . . . . . . . . . 22
2.2 Analysis ofResistive-OpenDefects intheCore-Cell . . . . . . . 23
2.2.1 DefectLocation . . . . . . . . . . . . . . . . . . . . . . 23
2.2.2 Defect Incidence Analysis . . . . . . . . . . . . . . . . . 23
2.2.3 SimulationSet-Up andResults . . . . . . . . . . . . . . 26
2.3 Analysis andTest of dRDF . . . . . . . . . . . . . . . . . . . . 27
2.3.1 Functional Fault Modeling of dRDF . . . . . . . . . . . . 28
2.3.2 RES:ReadEquivalentStress . . . . . . . . . . . . . . . 29
2.3.3 MarchTestSolutionsDetecting dRDFs . . . . . . . . . . 33
2.4 Analysis andTest of dDRF . . . . . . . . . . . . . . . . . . . . 37
2.4.1 Functional Fault Modeling of dDRF . . . . . . . . . . . . 37
2.4.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 38
2.4.3 MarchTestSolutionDetecting dDRFs . . . . . . . . . . 43
2.5 Impact of Technology Scaling . . . . . . . . . . . . . . . . . . . 45
2.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 48
3 Resistive-Open Defects in Pre-charge Circuits . . . . . . . . . . . . 49
3.1 The SRAM Pre-charge Circuit . . . . . . . . . . . . . . . . . . . 49
3.2 Analysis of Resistive-Open Defects in the Pre-charge Circuit . . 51
ix
x Contents
3.2.1 DefectLocation . . . . . . . . . . . . . . . . . . . . . . 51
3.2.2 Defect Incidence Analysis . . . . . . . . . . . . . . . . . 52
3.2.3 SimulationSet-Up andResults . . . . . . . . . . . . . . 53
3.3 Analysis andTest ofURRFandURWF . . . . . . . . . . . . . . 54
3.3.1 Functional Fault Modeling of URRF and URWF . . . . . 54
3.3.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 55
3.3.3 MarchTestSolutionsDetectingURWFs . . . . . . . . . 60
3.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 64
4 Resistive-Open Defects in Address Decoders . . . . . . . . . . . . . 65
4.1 The SRAM Address Decoder . . . . . . . . . . . . . . . . . . . 65
4.2 Analysis of Resistive-Open Defects in the Address Decoder . . . 67
4.3 Analysis and Test of ADOF . . . . . . . . . . . . . . . . . . . . 67
4.3.1 Functional Fault Modeling of ADOF . . . . . . . . . . . 68
4.3.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 70
4.3.3 March Test Solution Detecting ADOFs . . . . . . . . . . 75
4.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 80
5 Resistive-Open Defects inWrite Drivers . . . . . . . . . . . . . . . 81
5.1 TheSRAMWriteDriver . . . . . . . . . . . . . . . . . . . . . . 81
5.1.1 WriteDriverWithinthe I/OCircuitry . . . . . . . . . . . 81
5.1.2 OperationMode of theWriteDriver . . . . . . . . . . . . 82
5.2 Analysis ofResistive-OpenDefects intheWriteDriver . . . . . 84
5.2.1 DefectLocation . . . . . . . . . . . . . . . . . . . . . . 84
5.2.2 Defect Incidence Analysis . . . . . . . . . . . . . . . . . 85
5.2.3 SimulationSet-Up andResults . . . . . . . . . . . . . . 86
5.3 Analysis andTest ofSWDF . . . . . . . . . . . . . . . . . . . . 87
5.3.1 Functional Fault Modeling of SWDF . . . . . . . . . . . 87
5.3.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 88
5.3.3 MarchTestSolutionDetectingSWDFs . . . . . . . . . . 90
5.4 Analysis andTest ofURWF/URDWF . . . . . . . . . . . . . . . 92
5.4.1 Functional Fault Modeling of URDWF . . . . . . . . . . 92
5.4.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 93
5.4.3 MarchTestSolutionDetectingURDWFs . . . . . . . . . 96
5.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 96
6 Resistive-Open Defects in Sense Amplifiers . . . . . . . . . . . . . 99
6.1 The SRAM Sense Amplifier . . . . . . . . . . . . . . . . . . . . 99
6.1.1 Sense Amplifier Within the I/O Circuitry . . . . . . . . . 99
6.1.2 Operation Mode of the Sense Amplifier . . . . . . . . . . 99
6.2 Analysis of Resistive-Open Defects in the Sense Amplifier . . . . 102
6.2.1 DefectLocation . . . . . . . . . . . . . . . . . . . . . . 103
6.2.2 Defect Incidence Analysis . . . . . . . . . . . . . . . . . 103
6.2.3 SimulationSet-Up andResults . . . . . . . . . . . . . . 104
6.3 Analysis and Test of d2cIRF1 . . . . . . . . . . . . . . . . . . . 105
6.3.1 Functional Fault Modeling of d2cIRF1 . . . . . . . . . . 105
Contents xi
6.3.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 106
6.3.3 March Test Solution Detecting d2cIRF1s . . . . . . . . . 107
6.4 Analysis and Test of d2cIRF2 . . . . . . . . . . . . . . . . . . . 110
6.4.1 Functional Fault Modeling of d2cIRF2 . . . . . . . . . . 110
6.4.2 Experiments . . . . . . . . . . . . . . . . . . . . . . . . 111
6.4.3 March Test Solution Detecting d2cIRF2s . . . . . . . . . 112
6.5 d2cIRF1 vs. d2cIRF2 . . . . . . . . . . . . . . . . . . . . . . . 113
6.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 114
7 Faults Due to Process Variations in SRAMs . . . . . . . . . . . . . 115
7.1 Influence of Threshold Voltage Deviations in SRAM
Core-Cells . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 115
7.1.1 SimulationFlow . . . . . . . . . . . . . . . . . . . . . . 116
7.1.2 Mismatch Sensitivity During Read/Write Operations . . . 116
7.1.3 Vt Mismatch Related Fault Models . . . . . . . . . . . . 119
7.2 Impact of Leakage Current of Core-Cell Pass-Transistors
on theReadOperation . . . . . . . . . . . . . . . . . . . . . . . 122
7.2.1 Analysis of Supply Voltage Variations . . . . . . . . . . 127
7.2.2 Analysis ofTemperatureVariations . . . . . . . . . . . . 128
7.2.3 Test and Diagnosis of LRFs . . . . . . . . . . . . . . . . 128
7.3 ComplexReadFaultAnalysis . . . . . . . . . . . . . . . . . . . 130
7.4 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 132
8 Diagnosis and Design-for-Diagnosis . . . . . . . . . . . . . . . . . . 133
8.1 Diagnosis Methods . . . . . . . . . . . . . . . . . . . . . . . . . 133
8.1.1 Cause–Effect Approach: Signature-Based Diagnosis . . . 133
8.1.2 Effect–Cause Approach: History-Based Diagnosis . . . . 137
8.2 Design-for-Diagnosis of Write Drivers . . . . . . . . . . . . . . 150
8.2.1 Requirements for Fault-Free Operations of a Write Driver 150
8.2.2 Description of theCurrent-BasedDfDSolution . . . . . . 152
8.2.3 Description of the Voltage-Based DfD Solution . . . . . . 154
8.2.4 Diagnosis Sequence . . . . . . . . . . . . . . . . . . . . 157
8.3 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 158
Summary . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 159
References . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 163
Index . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 169

Good for SDRAM debugging reference material

感谢楼主分享