低压低功耗CMOS_BiCMOS超大规模集成电路.jpg

打开方式: 图片查看器
资料大小: 22.07 KB
下载次数: 1
上传会员: drjiachen
上传时间: 2008-12-01
本站网址: mwtee.com
查看附件所在的主题
下载附件

低压低功耗CMOS/BiCMOS超大规模集成电路（PDG）:

《低压低功耗CMOS/BICMOS超大规模集成电路》【国外电子与通信教材系列】

出版社　：电子工业出版社
原出版社：Pearson Education
系列名　：国外电子与通信教材系列
作者　　：（新加坡）Kiat-Seng Yeo、Samir S.Rofail、Wang-Ling Goh
译者　　：周元兴、张志龙等
出版日期：2003年7月
版别版次：2003年7月第一版第一次印刷

【简介】
本书深入探讨了CMOS/BiCMOS技术中的低功耗设计问题,并且介绍了该领域的最新发展动态。全书共分为5章，首先详细讨论了低压低功耗设计中的各种限制因素，然后介绍了几种重要的BiCMOS加工技术，以及设计高性能BiCMOS器件需要考虑的各种问题。书中阐述了MOSFET和BJT的基本原理和主要模型；讲解了亚半微米MOS器件的概念和实验特性，pMOSFET中的横向pnp型 BJT器件的模型构造方法，以及混合模式下规模化pMOSFET加工中各种器件/加工参数的变化趋势和一般特性；并且对新一代CMOS/BiCMOS电路技术进行了深入分析。最后，本书对同步和异步时序逻辑电路系统中常用的锁存器和触发器进行了介绍。全书内容丰富，层次分明，并辅以大量的图示，能够帮助读者逐步掌握及应用CMOS/BiCMOS等相关技术。
本书适合于在便携式集成电子技术领域学习和工作的学生、教师、工程师，而且对于集成电路爱好者也是一本很有价值的参考书。

注意：这本书为PDG格式，其中有很多页打不开，故没有转为PDF格式，可能为你阅读带来很多的不便。

目录

第1章概论
1.1 低功耗设计：概述
1.2 低电压. 低功耗设计的限制因素
1.2.1 电源电压
1.2.2 阈值电压
l.2.3 比例调节
1.2.4 互连线路
1.3 硅绝缘体技术（SOI）
1.4 从元件到电路
1.4.1 锁存器和触发器
1.5 参考文献
第2章 MOS／BCMOS工艺技术与集成
2.1 简介
2.2 BiCMOS工艺的实现
2.2.1 低成本. 中速. 5－V数字BiCMOS工艺
2.2.2 高性能. 高成本数字BiCMOSI艺
2.3 BiCMOS制造和集成时的考虑因素
2.3.1 考虑CMOS器件结构
2.3.2 考虑双极型晶体管的工艺
2.4 BICMOS中的隔离
2.4.1 双极型晶体管的隔离
2.4.2 MOS晶体管中的隔离
2.4.3 先进的隔离技术
2.5 集成模拟／数字BiCMOS工艺
2.5.1 工艺集成的考虑因素
2.5.2 典型的模拟／数字BiCMOS工艺
2.6 深亚微米工艺
2.6.1 多晶硅发射极高性能BiCMOS结构
2.6.2 低电容双极型／BICMOS工艺
2.6.3 SOI CMOS/BiCMOS VLSI
2.6.4 深亚微米CMOS／BiCMOS结构中的铜互连
2.7 低压／低功耗CMOS/BiCMOS工艺
2.7.1 低压／低功耗／SOI CMOS
2.7.2 SOI上的低压／低功耗横向B风
2.7.3 通过多晶外形工艺技术来实现高性能LVLP CMOS晶体管
2.8 CMOS／BiCMOSI艺未来的发展趋势与方向
2.8.1 工艺技术
2.8.2 双极型器件结构的改进
2.8.3 CMOS器件未来可能的技术提高
2.9 小结
2.10 参考文献
第3章器件工作特性与建模
3.1 概述
3.2 MOS（FET）晶体管
3.2.1 MOS晶体管概述
3.2.2 静态特性
3.2.3 动态特性
3.2.4 次要的MOSFET工作特性
3.3 双极型（结）晶体管
3.3.1 双极型结晶体管概述
3.3.2 静态特性
3.3.3 动态特性
3.3.4 次要的双极型晶体管工作特性
3.4 MOSFET SPICE模型
3.4.1 LEWILI模型
3.4.2 LEVEL2模型
3.4.3 LEVEL3模型
3.4.4 LEVEL4（BSIM）模型
3.4.5 BSIM2 模型
3.4.6 BSIM3模型
3. 5 高级MOSFET模型
3.5.1 HSPICE Level 50（Philip MOS9）模型
3.5.2 EKV MOSFET模型
3.5.3 MOS器件特性的局限性
3.6 双极型SPICE模型
3.6.1 Eberses－Moll模型
3.6.2 Gurnmel－Poon模型
3.6.3 改进的Gurnmel-Poon模型
3.6.4 MEXTRAM模型
3.6.5 HICUM模型
3.6.6 VBIC95模型
3.7 处于混合模式环境中的MOSFET
3.7.1 亚半微米器件的表面p沟道
3.7.2 器件制造
3.7.3 模型参数获取
3.7.4 亚半微米直流模型公式
3.8 小结
3 9 参考文献
第4章低压低功耗逻辑电路
4.1 概述
4.2 传统的CMOS逻辑门电路
4.2.1 CMOS技术中的功耗
4.2.2 互补MOS反相器
4.2.3 基本异或（NOR）门
4.2.4 基本与非（NAND）门
4.3 传统BiCMOS逻辑门电路
4.3.1 基本驱动电路的结构
4.3.2 通过分流器件实现全摆幅输出电压漂移
4.3.3 全摆幅互补MOS／双极型逻辑电路
4.3.4 具有反馈的FS-CMBL
4.3.5 高性能互补耦合BiCMOS电路
4.4 在pMOS结构中采用横向pnp BJT的BiCMOS电路
4.4.1 概述
4.4.2 电路描述和工作方式
4.4.3 性能评估和比较
4.5 组合式BiCMOS数字电路
4.5.1 概述
4.5.2 电路结构和分析
4.5.3 性能评估和比较
4.5.4 实验结果和讨论
4.5.5 模拟结果和讨论
4.5.6 全电压摆幅MBICMOS逻辑门电路
4.6 全摆幅多漏极／多集电极互补BiCMOS缓冲器
4.6.1 概述
4.6.2 传统多漏极互补BiCMOS CBiCMOS）缓冲器
4.6.3 全摆幅多漏极／多集电极CB汇MOS缓冲器的电路实现结构和工作情
4.7 准互补BiCMOS数字电路
4.7.1 概述
4.7.2 基本概念与工作方式
4.7.3 电路性能与评估比较
4.7.4 实验分析
4.8 采用肖特基二极管的全摆幅BiCMOS／BiNMOS数字电路
4.8.1 概述
4.8.2 电路工作方式和结构
4.8.3 电路性能的比较和评估
4.9 反馈型BiCMOS数字电路
4.9.1 概述
4.9.2 R＋N型和反馈型BiCMOS逻辑电路
4.9.3 正电容耦合反馈型BiCMOS电路
4.9.4 互补反馈BiCMOS数字门电路
4.10 高型BiCMOS数字电路
4.10.1 概述
4.10.2 基本概念和工作情况
4.10.3 性能分析
4.10.4 集成电荷泵的HB-BiCMOS电路
4.11 瞬时饱和全摆幅BiCMOS数字电路
4.11.1 概述
4.11.2 电路概念和工作状况
4.11.3 性能评估和比较
4.12 自举型BiCMOS数字电路
4.12.1 概述
4.12.2 1.5V自举型BiCMOS逻辑门电路
4.12.3 自举型全摆幅BiCMOS／BiNMOS反相器
4.12.4 双自举型BiCMOS逻辑门电路
4.12.5 自举全摆幅CMOS大电容负载驱动电路
4.12.6 双电容BiNMOS逻辑门电路
4.12.7 正反馈基极自举BiNMOS电路
4. 12.8 采用单讲CMOS工艺的自举型CMOS驱动电路
4.13 高速静电释放BiCMOS数字电路
4.13.1 概述
4.13.2 电路的工作情况
4.13.3 性能评估比较
4.14 小结
4.15 参考文献
第5章低功耗锁存器和触发器
5.1 介绍
5.1.1 基础知识
5.1.2 对低功耗锁存器和触发器的需求
5.1.3 锁存器和触发器的主要用途
5.2 锁存器和触发器的发展过程
5.2.1 功能主题
5.2.2 同步主题
5.2.3 优化主题
5.2.4 性能主题
5.2.5 流水线主题
5.2.6 高性能和低功耗的主题
5.3 锁存器和触发器的质量测量
5.3.1 性能指标
5.3.2 功耗度量
5.3.3 面积度量
5.3.1 对电压和工艺技术进行比例缩减的敏感性
5.4 锁存器和触发器：设计前景
5.4.1 单边沿触发型触发器
5.4.2 双边沿触发型触发器
5.5参考文献
附录 A 基本公式
附录 B 模型公式
附录 C 双曲线（HYP）函数
附录 D JUNCAP模型
专用符号

低压低功耗CMOSBiCMOS超大规模集成电路.part1
共5个部分