第二章 PLL之杂散:
昨天半夜在宿舍无法上传,所以第一章弄的很乱.
下面把这两章都放在这里,欢迎大家讨论,批评指正
[
本帖最后由 Strawhat 于 2008-4-15 10:08 AM 编辑 ]
我传，我传，我传传传
[ 本帖最后由 jinlilijin 于 2008-3-21 05:48 PM 编辑 ]
楼主写的很好,继续努力,读了你的文章,一下子搞懂很多以前看书看不懂的,辛苦了:mercy
关于相噪和杂散的问题希望和楼主讨论一下
我在做频综的时候，测量相噪曲线：
１、当用CP电流较大时，相位噪声曲线整体下移，但是在10k--100k之间很多频点有超过40dB的向上的毛刺。
２、当用CP电流较小时，相位噪声曲线整体上移，毛刺就少了很多。
楼主可知道这些毛刺产生的原因，望赐教。
电荷泵电流越大，环路增益越大，系统越稳定。在不改变环路电容的情况下夹带更强的噪声调制在载波上。
１、当用CP电流较大时，相位噪声曲线整体下移，但是在10k--100k之间很多频点有超过40dB的向上的毛刺。
２、当用CP电流较小时，相位噪声曲线整体上移，毛刺就少了很多
是这样的，我在调频率源时，遇到过你的问题。很有可能是放大器自激，
那些毛刺是电荷泵不匹配度加大，导致器件内数字噪声抬高时出现的.可以通过环路滤波器来抑制。
在不改变环路下，有3个方法可以解决
1，提高参考信号的功率，但不宜过大在10dBm左右就行
2，降低反馈信号的功率，但又不能过低，最佳值是-5--3dBm
3，如果你反馈时用来放大器那么在 放大器输出端并联一个10pF左右的电容防止放大器自激。
这样应该就搞定了
[ 本帖最后由 jinlilijin 于 2008-4-16 03:16 AM 编辑 ]
那些毛刺经验证，应该是控制器时钟对参考频率时钟的干扰，由于布线中距离近引起的，看来是不好排除了
呵呵，看来是花钱买经验了，做频率源最重要的就是参考时钟和电源了。
xie xie lou zhu le,zheng xu yao ne
333333333333qqqqqqqqqqqqq
值得一看，谢谢啊！值得一看，谢谢啊！
值得一看，谢谢啊！值得一看，谢谢啊！
顶一下，谢谢分享！
谢谢lz！！！！！！！！！！！！！！
好东西，顶一下！！！
不错不错，谢谢楼主
不错，学到不少东西，多谢楼主！
to4楼【发帖际遇】: xoam发帖积极努力, 获得本论坛奖金金币50元.
我也积极发帖，希望能获得奖励哈
谢谢 学习了
学到很多好知识
支持原创 感谢楼主
多谢喽，很有用
{:7_1234:}谢谢了
第三章讲环路滤波器设置的有么
下载了。谢谢了！
第二章 PLL之杂散.pdf (129.82 KB) 
