在ADS，genesys中 进行器件建模的讨论: Verilog-A Models.pdf

现将本人翻译的帮助文件，贴出，抛砖引玉。
问题：按照帮助文件的步骤，却实现不了。
见解：可能是帮助中步骤3理解不够准确。请高人看看！
如果此问题能解决，那以后在ADS，genesys中 进行器件建模就很方便了

:30bb :30bb  看看 学习学习一下

【发帖际遇】: lisazhang参加论坛辩论大赛, 获得金币10元.

我也遇到这个问题!不知如何解决!

谢谢~~~